(19)国家知识产权局 (12)发明 专利 (10)授权公告 号 (45)授权公告日 (21)申请 号 202210822856.1 (22)申请日 2022.07.14 (65)同一申请的已公布的文献号 申请公布号 CN 115083462 A (43)申请公布日 2022.09.20 (73)专利权人 中科南京智能技 术研究院 地址 211100 江苏省南京市江宁区创研路 266号麒麟人工智能产业园1号楼5层 (72)发明人 乔树山　李润成　尚德龙　周玉梅　 (74)专利代理 机构 北京高沃 律师事务所 1 1569 专利代理师 赵兴华 (51)Int.Cl. G11C 7/12(2006.01) G06F 9/50(2006.01) (56)对比文件 CN 110647983 A,2020.01.0 3CN 113035251 A,2021.0 6.25 CN 112581996 A,2021.0 3.30 CN 110458279 A,2019.1 1.15 JP 2005063548 A,20 05.03.10 CN 110825345 A,2020.02.21 CN 110543933 A,2019.12.0 6 王俊杰.基 于忆阻器的神经网络 硬件的研 究. 《中国博士学位 论文全文数据库信息科技 辑》 .2022,(第01期), 张锋.一种用于SRAM快速 仿真的模型. 《半导 体学报》 .20 05,(第06期), Yin S.XNOR-SRAM: I n-memory computi ng SRAM macro for bi nary/ternary de ep neural networks. 《IE EE Journal of So lid-State Circuits》 .2020, 审查员 邱祥吉 (54)发明名称 一种基于Sram的数字型存内计算装置 (57)摘要 本发明涉及一种基于Sram的数字型存内计 算装置。 所述数字型存内计算装置包括： Sram权 重阵列模块、 输入端口、 与门阵列模块、 计数阵列 模块和数字式称重配置模块。 其中， Sram权重阵 列模块用于存储计算权重； 输入端口用于获取输 入数据； 与门阵列模块用于基于计算权重和输入 数据得到计算结果； 计数阵列模块对计算结果进 行计数操作得到计数结果； 数字式称重配置模块 用于基于计数结果生成最终的计算结果， 进而能 够在不过多的增加面积的基础上， 提高神经网络 进行加速时的并行度。 权利要求书1页 说明书3页 附图1页 CN 115083462 B 2022.11.11 CN 115083462 B 1.一种基于Sram的数字型存内计算装置， 其特 征在于， 包括： Sram权重阵列模块， 用于存 储计算权 重； 输入端口， 用于获取输入数据； 与门阵列模块， 分别与所述Sram权重阵列模块和所述输入端口连接， 用于基于所述计 算权重和所述输入数据得到计算结果； 计数阵列模块， 与所述与门阵列模块连接， 用于对所述计算结果进行计数操作得到计 数结果； 数字式称重配置模块， 与所述计数阵列模块连接， 用于基于所述计数结果生成最终的 计算结果； 所述Sram权重阵列模块包括N ×M个Sram bitcell； 所述Sram权重阵列模块中第 i行的M 个Sram bitcell用于存储第i个权重的位数， i=1,2， ...， N。 2.根据权利要求1所述的基于Sram的数字型存内计算装置， 其特 征在于， N=16 。 3.根据权利要求1所述的基于Sram的数字型存内计算装置， 其特征在于， 所述与门阵列 模块包括1 ×M个与门。 4.根据权利要求1所述的基于Sram的数字型存内计算装置， 其特征在于， 所述计数阵列 模块包括1 ×M个计数器。 5.根据权利要求3或4所述的基于Sram的数字型存内计算装置， 其特 征在于， M =16。权　利　要　求　书 1/1 页 2 CN 115083462 B 2一种基于Sr am的数字型存内计算装 置 技术领域 [0001]本发明涉及电子元器件技术领域， 特别是涉及一种基于Sram的数字型存内计算装 置。 背景技术 [0002]随着边缘计算的需求增加， 冯诺伊曼体系也逐渐到了瓶颈。 此时出现了存内计算 的概念， 存内计算通过对原有的存储阵列增加计算结构， 实现了在阵列中的乘累加计算， 大 大降低了功耗。 但现有的存内计算针对神经网络进行加速时， 存在并行度低等 缺点。 发明内容 [0003]为解决现有技术存在的上述确定， 本 发明提供了一种基于Sram的数字型存内计算 装置。 [0004]为实现上述目的， 本发明提供了如下 方案： [0005]一种基于Sram的数字型存内计算装置， 包括： [0006]Sram权重阵列模块， 用于存 储计算权 重； [0007]输入端口， 用于获取输入数据； [0008]与门阵列模块， 分别与所述Sram权重阵列模块和 所述输入端口连接， 用于基于所 述计算权 重和所述输入数据得到计算结果； [0009]计数阵列模块， 与所述与门阵列模块连接， 用于对所述计算结果进行计数操作得 到计数结果； [0010]数字式称重配置模块， 与所述计数阵列模块连接， 用于基于所述计数结果生成最 终的计算结果。 [0011]优先地， 所述Sram权 重阵列模块包括 N×M个Sram bitcell。 [0012]优先地， 所述Sram权重阵列模块中第 i行的M个Sram  bitcell用于存储第 i个权重 的位数，i=1,2， ...， N。 [0013]优先地， N=16 。 [0014]优先地， 所述与门阵列模块包括1 ×M个与门。 [0015]优先地， 所述计数阵列模块包括1 ×M个计数器。 [0016]优先地， M =16。 [0017]根据本发明提供的具体实施例， 本发明公开了以下技 术效果： [0018]本发明提供的基于Sram的数字型存内计算装置， 包括： Sram权重阵列模块、 输入端 口、 与门阵列模块、 计数阵列模块和数字式称重配置模块。 其中， Sram权重阵列模块用于存 储计算权重； 输入端口用于获取输入数据； 与门阵列模块用于基于计算权重和输入数据得 到计算结果； 计数阵列模块对计算结果进行计数操作得到计数结果； 数字式称重配置模块 用于基于计数结果生成最终的计算结果， 进而能够在不过多的增加 面积的基础上， 提高神 经网络进行加速时的并行度。说　明　书 1/3 页 3 CN 115083462 B 3